

新 新

(2,000円).

. 願(12)

特許庁長官 三 宅 幸 夫 、殿

1. 発明の名称

ヘン 79 P(77) ・ セイブタネラネリ 半導体差量の製造方法

2. 発明者

カナティ 1993年 コムカイリグ VASTI 神奈川県川崎市幸区小向東芝町 1 巻地 1993年 1977 ・ フラブラフマ 1200年 24 東京芝浦電気株式会社総合研究所内 12 47 27 帝

3. 特許出願人

E床 神采川及川崎市阜区銀川町72番地 4条 (307) 東京芝浦電気株式会社 代名章 主 光 版 美

4. 代 型 人

住所 東京都庭区で四久保谷川町2番地 第17森ビル 〒 105 電 登 03 (302) 8 1 8 1 (大代表)。 氏名 (5847) 介理士 鈴 江 武・彦 (GA 4・名 . 19 日本国特許庁

公開特許公報

①特開昭 49-78483

3公開日 昭49.(1974)7.29

②特願昭 47-/20076

愈出顧日 昭47.(1972)//.30

審查請求 未請求

(全3頁)

庁内整理番号

7//3 57 6426 57 65/3 57 99157C23 9915<u>T</u>E3 99155H0

60日本分類

mu 1991 🖈

1.発明の名称

半導体装置の製造方法

2.特許知识の範囲

半海体基板にヘロゲンイオンを含んだ酸化版を形成するに成し、例記ヘロゲンイオンをイオン注入により形成することを特徴とする半導体 変量の製造力法。

8.発戦の卵細な説明

この発明は半導体資金の製造方法に係り、特に基板表面に使化膜を参配する工程の改良に関する。

MOSIC 等では関連電圧のより安定化を図るため、ゲート酸化膜として、非面電研密度の小さい、ビンホールの少ない及びの酸化膜が望まれている。 板近とのような及ばの酸化膜を得る方法として、 乾燥機楽中に塩酸または塩素ガスを 破り進入して、 遊母変更を酸化する方法が知られている。 しゅしながら、 この虚の方法は酸化工程中つまり 2 ~ 8 時間、酸化炉内に有機な塩

業ガスまたは塩酸を光ナため、これらのガスの 帰れを防止する安全接近が必要であるが、現在。 のところこれといった装置は開発されてむらず、 非常に危険である。又、塩酸または塩素ガスの 配量制御にも問題がある。

この発明は上記点に鑑み、鍵化炉に塩酸、塩 素ガスのような有益ガスを定すことなく、流し なから形成したもの以上に及度な酸化減を形成 できる方法を見い出し、この方法を用いること によつて動作特性の使れた各種半導体基値を製 造する方法を提供することを目的とする。

ところで、塩酸または塩素ガスを洗しながら 酸化をすると良質な酸化塩が得られる。のは、形成された酸化塩中に塩素が入り込み、これが半 単体器便設面に存在するアルカリイオン等をト ラップして界面電荷密度を減少させることに必 出していると考えられる。

そこで、本希別者等は半導体基例に選系など のヘロゲンをイオン住人で良けた度化値を形成 することによつて、半導体基板数面に存在する アルカリイオンをトランプして非面質何質度を 減少させるととが可能になるのではないかと考 え、実験してみた。

たお、ピンホールが少なく且つ界面等が否定 の小さい及当の酸化感を形成する際、上述した 他に例えば半導体基板を制酸化して酸化感を形 成した後度なイオンをイオン在人して複合イオ

イオンを加速性氏 5 0 KeV で 1 010~1 010個/cm 世段打ち込んだ後、その設面を定隣要本 1100 でで 8 0 分間酸化し、厚さ 1 3 0 0 えの酸化酸を形成した。しかる後、その酸化ώ上に多結品シリコン減を形成し、これらを所定の形状にエッチングしてゲートを形成すると共に、これをマスクとしてソース、ドレインの取り出し電値を設け、1008 トランジスタを完成させた。

そして、このように製作した MOS トランツスタの創世第正を確定したところ、それは - 0.5 Vと卵者に低く、しかも確めて安定していた。

たお、上起実産例では MOS トランジスタを製造する場合について説明したが、この発明はたれた。 MOSIC 、 MOSIC MO

特別 別49-784832 ンを酸化度に含有しても良く、また半導体基度 に気相感及して酸化度を形成して選集イオンを イオン住入して酸化度に選集イオンを含有して も良い。即ち半導体基板に形成される酸化度に イオン住入によつて塩質イオンが含有されてい れば良い。

また世入の祭さはイオンの加速等圧成いは半 等体蓄板袋前に低級展を形成するととによって 制度である。

古りに上述の如く半等体基板と塩素イオンを イオン住人してこの基板を破棄 多部気中で感動 選することにより、耐配イオン注入した部分に 酸化減を形成するので、イオン住人で生ずる系 子欠難は酸化減を形成する級の無処理により、 自動的にアニールされる。

この発明は上記の実践事実に云づいて構成されたもので、以下その実施例である MOS トランジスタの製金方法について説明する。

比低紀5 2 cmの 2 形シリコン基框の{1.0.0} 助にトランジスタ道域を設け、その受屈に複数

ン 化ガリワムのような化合物半導体も 適用できる。 さらに、上述した如くへロゲンイオンを含何する酸化族を形成する場合、イオン注入する 可に想像化或いは気相成長により酸化域を形成 してこの形成したのちにイオン注入しへロゲン イオンを含有する酸化解を形成しても且い。


以上述べた如くこの発明によれば、半導体器 根にイオン在入によつてヘロゲンイオンを含有 する機化減を形成し、調査電圧が安定で低い半 導体装置を得ることができる製金方法を提供で きる。

4. 藍窗の間単な説明

遊はこの発明の成場を説明するための、イオン任人意対界面包荷塔度なよびピンホール 西皮 曲線を示す必である。

> 出版 人 東京芝浦電気深式会社 代理人弁理士 给 近 於 底

特開 昭49— 78483(3)



5. 延付書類の目録

(1) 委任状(2) 男 超 沙(3) 图 岗(4) 质都凝本

1 通 向時提出の特許領(1)に 1 通 数付の委任状を使用する。 1 通

i

6. 前記以外の発明者、特許出膜人または代理人

人腔力

在所 灰京傳稿区之哲久保長川町2 香地 第17章 ビル 兵名 (5743) 弁理士 三 木 武 雄 住所 局 所 压名 (6694) 介理士 小 宮 幸 一 住所 同 所 丘名 (6881) 弁理士 坪 井 淳 住所 名吉屋市中区集四丁目 6 番15号 日産生命庫 氏名 (7113) 弁理士 佐 藤 強

Family list 3 family member for: JP49098964 Derived from 1 application.

No English title available Publication info: JP1165856C C - 1983-09-08 JP49098964 A - 1974-09-19 JP56015137B B - 1981-04-08

Data supplied from the esp@cenet database - Worldwide

Patent Application (12)

S.47. November. 30

(2,000 yen)

Commissioner of Patents Yukio Miyake Esq.

1. Title of the Invention

Method for Manufacturing Semiconductor Device

- 2. Inventor
 - 1, komukai-toshiba-cho, saiwai-ku, kawasaki-shi, Kanagawa

c/o Tokyo Shibaura Electric Co., Ltd. Research Institute

Hirabayashi Kanji

3. Patent Applicant

Address 72-banchi, horikawa-cho, saiwai-ku, kawasaki-shi, Kanagawa

Name (307) Tokyo Shibaura Electric Co., Ltd.

Representative Keizo Tamaki

4. Agent

Address 17-th Mori Building, 2, shiba, nishikubo, sakuragawa-cho, minato-ku, Tokyo 105

Telephone 03(502)3181 (rep)

Name (5847) Patent Attorney Takehiko Suzue

(and 4 others)

(19) Japanese Patent Office

Publication of Laid-Open Patent Application

- (11) Japanese Patent Laid-Open Publication No. S49-78483
- (43) Date of Publication: S. 49(1974) 7.29
- (21) Japanese Patent Application No. S47-120076
- (22) Date of Filling: S. 47(1972) 11.30

Request for Examination: Not requested (Total 3 pages)

JPO file number (52) Japan classification 99(5)C23
6426 57 99(5)E3
6513 57 99(5)H0

Specification

1. Title of the Invention

Method for Manufacturing Semiconductor Device

2. Scope of claims

A method for manufacturing a semiconductor device, characterized by forming a halogen ion by ion implantation in forming an oxide film including the halogen ion over a semiconductor substrate.

3. Detailed Description of the Invention

The present invention relates to a method for manufacturing a semiconductor device, specifically, relates to improving a process of forming an oxide film on a substrate surface.

In a MOSIC and the like, a high quality oxide film which has a small interface charge density and has few pinholes is desired as a gate oxide film in order to attain further stabilization of a threshold voltage. Nowadays, as a method for obtaining such a high quality oxide film, a method by which hydrochloric acid or chlorine gas is mixed with several % into dry oxygen to oxidize a substrate surface is known. However, this sort of the method makes poisonous chlorine gas or hydrochloric acid flow in an oxidation furnace during the oxidizing process, that is, for 2 to 3 hours. Although a safety device is required to prevent leakage of the gas, a significant device has not been developed at present. The method is very dangerous, and further, there is a problem of flow quantity control of hydrochloric acid or chlorine gas.

In view of the foregoing problems, it is an object of the present invention to find out a method by which an oxide film can be formed without flowing a poisonous gas such as hydrochloric acid or chlorine gas, and by which the oxide film can have higher quality than an oxide film formed with flowing the poisonous gas, and to provide a method for manufacturing various kinds of semiconductor devices excellent in operating characteristic by using this method.

Incidentally, a high quality oxide film can be obtained by oxidizing with flowing hydrochloric acid or chlorine gas. This is caused that chlorine getting in the oxide film which is formed traps alkali ion and the like existing on a semiconductor substrate surface and reduces interface charge density.

Consequently, an inventor of the present invention and the like considered that it becomes possible to trap an alkali ion existing on a semiconductor substrate surface to reduce an interface charge density by forming an oxide film provided with halogen such as chlorine by ion implantation on the semiconductor substrate, and performed an experiment.

The experiment will be described below. For example, in the case of implanting chlorine ions as a pretreatment for forming an oxide film on a silicon wafer surface, the relation between an amount of implanted ions, and an interface charge density and a pinhole density shows that they decrease with an increase of the amount of implanted ions, and shows that they increase again when the amount of implanted ions exceeds a certain value. Therefore, if chlorine ions in a certain range, specifically approximately 10¹⁹ to 10²⁰ ions/cm³ are implanted in a silicon substrate surface, a high quality oxide film which has few pinholes and small interface charge density can be formed. Then, a condition of an interface charge density and pinholes in the case in which chlorine ions are not implanted and the case in which chlorine ions are implanted are shown in a figure.

It is to be noted that, in the case of forming a high quality oxide film which has few pinholes and a small interface charge density, in addition to the method described above, for example, a chlorine ion may be included in an oxide film by ion implanting chlorine ions after forming the oxide film by carrying out thermal oxidation to a semiconductor substrate, and also, a chlorine ion may be included in an oxide film by ion implanting chlorine ions after forming the oxide film by carrying out vapor phase deposition to the semiconductor substrate. That is, a chlorine ion may be included in an oxide film formed over the semiconductor substrate by ion implantation.

Further, the depth of implantation can be controlled by an accelerating voltage of an ion or forming an insulating film over the semiconductor substrate surface.

In addition, as described above, by ion implantation of the semiconductor substrate and a chlorine ion and heat treatment on the substrate in an oxygen atmosphere, an oxide film is formed at the portion in which the ion is implanted. Therefore, a lattice defect generating by the ion implantation is automatically annealed by the heat treatment as forming the oxide film.

The present invention is constituted based on a fact of the above experiment. A method for manufacturing a MOS transistor as an embodiment thereof will be described below.

A transistor region is provided for the surface $\{1.0.0\}$ in an n-type silicon substrate of specific resistance of 5 Ω cm, and chlorine ions are implanted at approximately 10^{19} to 10^{20} ions/cm³ on the surface thereof by accelerating voltage of 50 KeV. Subsequently, the surface thereof is oxidized for 30 minutes at 1100° C in dry oxygen, and an oxide film having a film thickness of 1200 Å is formed. Then, a polycrystalline silicon film is formed over the oxide film. While a gate is formed by etching the oxide film and the polycrystalline silicon film into a predetermined shape, a source and a drain are formed by using the gate as a mask. In addition, take out electrodes of the gate, the source and the

drain are provided, and then, a MOS transistor is completed.

Further, when a threshold voltage of the MOS transistor manufactured as the above is measured, the threshold voltage is very low with -0.5 V, and also extremely stable.

It is to be noted that, although the above embodiment describes the case of manufacturing the MOS transistor, the present invention is not limited to this, and can be applied to the case of manufacturing various kinds of semiconductor devices such as a MOSIC and a MOS memory. Further, an implantation ion is not limited to a chlorine ion. All kinds of halogen ions such as a fluorine ion, a bromide ion, and an iodine ion can be applied to an implantation ion. Furthermore, a compound semiconductor such as gallium phosphide, in addition to silicon, can be applied to a semiconductor substrate. Further, in the case of forming an oxide film including a halogen ion as described above, the oxide film including the halogen ion may be formed by ion implantation, after the formation of an oxide film by thermal oxidation or vapor phase deposition before the ion implantation.

As mentioned above, according to the present invention, it is possible to provide a manufacturing method capable of obtaining a semiconductor device, having a stable and low threshold voltage by forming an oxide film including a halogen ion by ion implantation over a semiconductor substrate.

4. Brief Description of the Drawing

A figure shows curves of interface charge density and pinhole density to an amount of implanted ions for describing a principle of the present invention.

Applicant Tokyo Shibaura Electric Co., Ltd.

Agent Patent Attorney Takehiko Suzue

5. List of attached papers

(1) Power of attorney 1


An attached power of attorney is incorporated by a Patent Application (1) of simultaneous presentation.

(2) Specification 1

(3) Drawing 1

(4) Duplicate of application 1

特題 昭49- 78483(3)



5. 紙付書類の目録

(2) 野 福 也

1 通 多情の単征状を設用する。 1 通 多情の単征状を設用する。

1;

6. 前記以外の発明者、特許出願人または代理人

世所 東京都和区支西久保禄川町2番地 第17森ビル 凡名 (5743) 弁理士 三 木 武 雄 住所 氏 所 氏名 (6694) 介理士 小 官 拳 一: 住所 同 所

近将 (6881) 介理士 伊 井 淳 住所 名古屋市中区朱四丁目 6 音15 号 日家生命組 氏名 (7113) 介理士 佐 藤 強